- 第一章 SystemVerilog导论
- 第二章 文本值
- 第三章 数据类型
- 第四章 数组
- 第五章 数据声明
- 第六章 属性
- 第七章 操作符与表达式
- 第八章 过程语句和控制流
- 第九章 进程
- 第十章 任务与函数
- 第十一章 类
- 第十二章 随机约束
- 第十三章 进程间的同步与通信
- 第十四章 调度语义
- 第十五章 时钟控制块
- 第十六章 程序块
- 第十七章 断言
- 第十八章 层次
- 第十九章 接口
- 第二十章 覆盖
- 第二十一章 参数
- 第二十二章 配置库
- 第二十三章 系统任务与系统函数
- 23.1 简介(一般信息)
- 23.2 确立时的typeof函数
- 23.3 typename函数
- 23.4 表达式尺寸系统函数
- 23.5 范围系统函数
- 23.6 Shortreal转换
- 23.7 数组查询系统函数
- 23.8 断言严重性系统任务
- 23.9 断言控制系统任务
- 23.10 断言系统函数
- 23.11 随机数系统函数
- 23.12 程序控制
- 23.13 覆盖系统函数
- 23.14 对Verilog-2001系统任务的增强
- 23.15 $readmemb与$readmemh
- 23.16 $writememb and $writememh
- 23.17 File format considerations for multi-dimensional unpacked arrays
- 23.18 System task arguments for multi-dimensional unpacked arrays
- 第二十四章 VCD数据
- 第二十五章 编译器指令
- 第二十六章 考虑从SystemVerilog中删除的功能
- 第二十七章 直接编程接口(DPI)
- 27.1 概述
- 27.2 Two layers of the DPI
- 27.3 Global name space of imported and exported functions
- 27.4 导入的任务和函数
- 27.5 Calling imported functions
- 27.6 Exported functions
- 27.7 Exported tasks
- 27.8 Disabling DPI tasks and functions
- 第二十八章 SystemVerilog断言API
- 第二十九章 SystemVerilog覆盖API
- 29.1 需求
- 29.2 SystemVerilog real-time coverage access
- 29.3 FSM recognition
- 29.3.1 Specifying the signal that holds the current state
- 29.3.2 Specifying the part-select that holds the current state
- 29.3.3 Specifying the concatenation that holds the current state
- 29.3.4 Specifying the signal that holds the next state
- 29.3.5 Specifying the current and next state signals in the same declaration
- 29.3.6 Specifying the possible states of the FSM
- 29.3.7 Pragmas in one-line comments
- 29.3.8 Example
- 29.4 VPI coverage extensions
- 第三十章 SystemVerilog数据读API
- 30.1 简介(一般信息)
- 30.2 需求
- 30.3 Extensions to VPI enumerations
- 30.4 VPI object type additions
- 30.5 Object model diagrams
- 30.6 Usage extensions to VPI routines
- 30.7 VPI routines added in SystemVerilog
- 30.8 Reading data
- 30.9 Optionally unloading the data
- 30.10 Reading data from multiple databases and/or different read library providers
- 30.11 VPI routines extended in SystemVerilog
- 30.12 VPI routines added in SystemVerilog
- 30.12.1 VPI reader routines
- 第三十一章 SystemVerilog VPI Object Model
- 31.1 简介(一般信息)
- 31.2 Instance
- 31.3 Interface
- 31.4 Program
- 31.5 Module (supersedes IEEE 1364-2001 26.6.1)
- 31.6 Modport
- 31.7 Interface tf decl
- 31.8 Ports (supersedes IEEE 1364-2001 26.6.5)
- 31.9 Ref Obj
- 31.9.1 Examples
- 31.10 Variables (supersedes IEEE 1364-2001 section 26.6.8)
- 31.11 Var Select (supersedes IEEE 1364-2001 26.6.8)
- 31.12 Typespec
- 31.13 Variable Drivers and Loads (supersedes IEEE 1364-2001 26.6.23)
- 31.14 Instance Arrays (supersedes IEEE 1364-2001 26.6.2)
- 31.15 Scope (supersedes IEEE 1364-2001 26.6.3)
- 31.16 IO Declaration (supersedes IEEE 1364-2001 26.6.4)
- 31.17 Clocking Block
- 31.18 Class Object Definition
- 31.19 Constraint, constraint ordering, distribution,
- 31.20 Constraint expression
- 31.21 Class Variables
- 31.22 Structure/Union
- 31.23 Named Events (supersedes IEEE 1364-2001 26.6.11)
- 31.24 Task, Function Declaration (supersedes IEEE 1364-2001 26.6.18)
- 31.25 Alias Statement
- 31.25.1 Examples
- 31.26 Frames (supersedes IEEE 1364-2001 26.6.20)
- 31.27 Threads
- 31.28 tf call (supersedes IEEE 1364-2001 26.6.19)
- 31.29 Module path, path term (supersedes IEEE 1364-2001 26.6.15)
- 31.30 Concurrent assertions
- 31.31 Property Decl
- 31.32 Property Specification
- 31.33 Multiclock Sequence Expression
- 31.34 Sequence Declaration
- 31.35 Sequence Expression
- 31.36 Attribute (supersedes IEEE 1364-2001 26.6.42)
- 31.37 Atomic Statement (supersedes IEEE 1364-2001 26.6.27)
- 31.38 If, if else, return, case, do while (supersedes IEEE 1364-2001 26.6.35, 26.6.36)
- 31.39 waits, disables, expect, foreach (supersedes IEEE 1364 26.6.38)
- 31.40 Simple expressions (supersedes IEEE 1364-2001 26.6.25)
- 31.41 Expressions (supersedes IEEE 1364-2001 26.6.26)
- 31.42 Event control (supersedes IEEE 1364-2001 26.6.30)
- 31.43 Event stmt (supersedes IEEE 1364-2001 26.6.27)
- 31.44 Process (supersedes IEEE 1364-2001 26.6.27)
- 31.45 Assignment (supersedes IEEE 1364-2001 26.6.28)
- 附录A 形式语法
- A.1 源文本
- A.2 声明
- A.3 Primitive instances
- A.4 Module, interface and generated instantiation
- A.5 UDP declaration and instantiation
- A.6 Behavioral statements
- A.6.1 Continuous assignment and net alias statements
- A.6.2 Procedural blocks and assignments
- A.6.3 Parallel and sequential blocks
- A.6.4 Statements
- A.6.5 Timing control statements
- A.6.6 Conditional statements
- A.6.7 Case statements
- A.6.8 Looping statements
- A.6.9 Subroutine call statements
- A.6.10 Assertion statements
- A.6.11 Clocking block
- A.6.12 Randsequence
- A.7 Specify section
- A.8 Expressions
- A.9 General
- A.10 Footnotes (normative)
- 附录B 关键字
- 附录C 标准包
- 附录D 链表
- 附录E DPI C-layer
- E.1 概述
- E.2 Naming conventions
- E.3 Portability
- E.4 Include files
- E.5 Semantic constraints
- E.6 Data types
- E.7 Argument passing modes
- E.8 Context tasks and functions
- E.9 Include files
- E.10 Arrays
- E.11 Open arrays
- E.11.1 Actual ranges
- E.11.2 Array querying functions
- E.11.3 Access functions
- E.11.4 Access to the actual representation
- E.11.5 Access to elements via canonical representation
- E.11.6 Access to scalar elements (bit and logic)
- E.11.7 Access to array elements of other types
- E.11.8 Example 4— two-dimensional open array
- E.11.9 Example 5 — open array
- E.11.10 Example 6 — access to packed arrays
- E.11.11 Example 7 — binary compatible calls of exported functions
- 附录F 包含文件
- 附录G 包含外部语言代码
- 附录H 并发断言的形式语义
- 附录I svvpiuser.h
- 附录J 术语表
- 附录K 参考书目
- 其他
第十三章 进程间的同步与通信
主题 | 描述 |
13.1 简介(一般信息) | 对于用来对一个复杂系统或高度灵活的测试平台进行建模的动态进程来说,高层次并且易于使用的同步和通信机制对于控制它们之间的通信是非常必要的。Verilog提供了基本的同步机制(也就是->和@),但它们仅限于静态对象,虽然这对于硬件级的同步来说是足够的,然而它们却不能满足高度动态、灵活的测试平台的需要。在系统级,Verilog的一个本质上的限制就是它缺乏创建动态事件和通信通道的能力,而这些对于创建动态进程却是必需的。 SystemVerilog加入了强大而又易于使用的同步和通信机制的集合,所有这些都可以动态地产生和回收。SystemVerilog加入了一个内建的semaphore类,这个内建类可以用来同步以及相互排斥地共享资源。一个mailbox内建类可以用作是进程间的通信通道。SystemVerilog还增强了Verilog的命名事件数据类型以便满足许多系统级的同步需求。 semaphore和mailboxe是内建类型,尽管如此,它们仍然是类,并且可以用作基类以便衍生额外的更高层次的类。这些内建的类驻留在内建的std包中(参见7.10.1节),因此它们可以在任何其它范围内被用户代码重新定义。 |
13.2 semaphore | 从概念上讲,一个semaphore是一个桶。当为semaphore分配内存的时候,会产生一个包含固定数目键值的桶。使用semaphore的进程在继续执行之前必须首先从桶中获得一个键值。如果一个特定的进程要求一个键值,那么只能同时出现固定数目的进程。所有其它进程必须等待直到足够数目的键值返回到桶中。典型情况下semaphore被用来控制对共享资源的互斥访问,以及用来实现基本的同步。 产生一个semaphore的例子如下: |
13.3 mailbox | maibox是一种通信机制,它使得消息能够在进程间通信。被一个进程发送到一个mailbox的数据可以被另外一个进程重新获得。 从概念上讲,mailbox的行为就像一个真实的邮箱一样。当一封信被分发并且放入到邮箱的时候,一个人可以重新获得这封信(以及存储在其中的任何数据)。然而,如果当这个人检查邮箱的时候这封信还没有被分发,那么这个人必须做出选择:它要么等待这封信被分发,要么在下一次检查邮箱的时候重新获得这封信。与此类似,SystemVerilog的mailbox以一个可控的方式来传输和接收数据。在产生mailbox的时候,它可以具有有界的队列尺寸也可以具有无边界的尺寸。当一个有界mailbox包含了其边界数目的消息的时候,mailbox会变满。一个试图向已经满了的mailbox放置消息的进程应该被挂起,直到在mailbox队列中具有足够的空间。在一个发送操作中,无边界mailbox永远也不会挂起一个线程。 产生一个mailbox的例子如下: |
13.4 参数化的mailbox | 缺省的mailbox是无类型的,也就是说,单个mailbox可以发送和接收任何类型的数据。这是一个非常强大的机制,然而不幸的是,它也会因为一个消息与用来重新获得消息的变量间的类型不匹配而导致运行时错误。一个mailbox经常被用来传输一个特定的消息类型,在这种情况下,如果能够在编译时发现类型不匹配,那会是很有用的。 参数化的mailbox与参数化类(参见11.23节)、模块和接口使用相同的机制。 |
13.5 事件 | 在Verilog中,命名的事件是静态对象,它可以通过->操作符触发,并且通过@操作符进程可以等待一个事件被触发。SystemVerilog事件支持相同的基本操作,但它从几个方面增强了Verilog事件。最为显着的增强是:Verilog命名事件的触发状态没有持续时间,而在SystemVerilog中,这个触发状态在事件被触发的整个时间步值内持续。而且,SystemVerilog事件作为同步队列的句柄使用,因此,它们可以作为参数传递给任务,并且它们可以赋值到另外一个事件或者与另外一个事件进行比较。 现存的Verilog事件操作(@和->)是后向兼容的,当使用在静态Verilog上下文中的时候可以继续以相同的方式工作。下面所描述的其它功能可以在静态上下文或动态上下文中作用于所有的事件。 SystemVerilog事件为一个底层的同步对象提供了一个句柄。当进程等待一个事件被触发的时候,进程被放入到一个在同步对象内部维护的队列当中。进程可以或者通过@操作符,或者通过使用wait()结构检查它们的触发状态来等待一个SystemVerilog事件被触发。事件通过使用->或->>操作符来触发。 |
13.6 事件排序:wait_order() | wait_order结构会挂起调用进程直到所有指定的事件以指定的顺序(从左到右)被触发,或者任何为触发的事件被乱序触发,并因此会导致操作失败。 wait_order结构的语法如下: |
13.7 事件变量 | 一个事件是一个唯一具有几个重要特性的数据类型。与Verilog不同,SystemVerilog事件可以被赋值到另外一个事件。当一个事件赋值到另外一个事件的时候,源事件的同步队列被源事件和目标事件所共享。从这个意义上讲,事件是一个全功能的变量而不仅仅是标签。 |
主题
如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱,如果其他用户或者作者回复了您的评论,将不能在第一时间通知您!
发布评论