Question

本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog构建于IEEE Verilog 2001委员会所作的工作之上。

在本参考手册中：

• “Verilog”或“Verilog-2001”指的是IEEE Std. 1364-2001 Verilog硬件描述语言标准；
• “SystemVerilog”指的是Accellera对Verilog-2001标准所作的扩展。

在本参考手册中对Verilog语言的几个版本进行了如下的编号：

• “Verilog 1.0”指的是IEEE Std. 1364-1995 Verilog硬件描述语言标准，也被称作Verilog-1995；
• “Verilog 2.0” 指的是IEEE Std. 1364-2001 Verilog硬件描述语言标准，一般称之为Verilog-2001。这一版本的Verilog包含了自从Verilog在1990年向公共领域开放以来所作的首次具有革新意义的增强；
• “SystemVerilog 3.x”指的是Verilog-2001加上为在更高的抽象层次上进行系统建模和验证所作的扩展，也就是在本参考手册中描述的版本；
  • SystemVerilog 3.0在2002年六月被批准为Accellera标准，主要针对高层结构建模进行了增强；
  • SystemVerilog 3.1在2003年五月被批准为Accellera标准，主要针对高级验证和C语言集成进行了增强；
  • SystemVerilog 3.1a在2004年四月被批准为Accellera标准，包括了对SystemVerilog 3.1手册所作的修正和解释。同时对Verilog进行了更多的增强，例如SystemVerilog结构的VCD和PLI规范等。

在Accellera HDL+Technical小组委员会的指导之下，Accellera正在为增强Verilog进行着持续的努力。这个委员会也会在SystemVerilog 3.1a之上继续为Verilog进行更多的增强。

SystemVerilog构建于Verilog-2001之上。SystemVerilog改进了Verilog代码的生产率、可读性以及可重用性。SystemVerilog中的语言增强提供了更加简洁的硬件描述，同时又为SystemVerilog能够使用现存的工具进入当前的硬件实现流程提供了一个简单的途径。这些增强还为被控的测试平台开发、随机约束的测试平台开发、覆盖驱动的验证、以及基于断言的验证提供了广泛的支持。

SystemVerilog为Verilog-2001加入了扩展的结构和新的结构，包括：

• 对数据类型的扩展，能够产生更好的代码封装，代码也更加简洁，并且能够产生更严格的规范；
  • C语言数据类型：int、typedef、struct、union、enum；
  • 其它数据类型：有界队列、logic（0、1、X、Z）、bit（0、1）以及安全的标签联合体；
  • 动态数据类型：字符串、类、动态队列、动态数组、包含自动存储空间管理的联合数组使得用户从存储单元释放方面的问题中解脱出来；
  • 动态强制类型转换与位流强制类型转换；
  • 基于单个变量实例的自动/静态说明；
• 为了获得简洁的描述对操作符进行了扩展；
  • 通配等式与通配不等式；
  • 使用内建方法对语言进行了扩展；
  • 操作符过载；
  • 流操作符；
  • 集合成员资格；
• 扩展的过程语句；
  • 选择语句中作用于标签联合体的模式匹配；
  • 增强的循环语句加上foreach语句；
  • 类似于C的跳转语句：return、break、continue；
  • 在仿真结束时执行的final块（与initial块相反）；
  • 扩展的事件控制和序列控制；
• 增强的进程控制；
  • 扩展了always块以便使仿真和综合具有一致的结果；
  • 扩展了fork…join以便对流水线建模以及进行增强的进程控制；
  • 精细的进程控制
• 增强的任务与函数；
  • 类似于C语言的void函数；
  • 通过引用传递；
  • 缺省参数；
  • 通过名字传递；
  • 可选的参数；
  • 为DPI（直接编程接口）导入/导出函数；
• 类：面向对象的机制提供了抽象、封装和安全指针的能力；
• 利用随机约束支持自动化的测试平台；
• 进程间的通信同步；
  • semaphore；
  • mailbox；
  • 事件扩展、事件变量、以及事件定序；
• 调度语义的解释和扩展；
• 基于周期的功能性：时钟控制块和基于周期的特性能够简化开发过程、提高可维护性、以及改进可重用性；
  • 基于周期的信号驱动与采样；
  • 同步采样；
  • 无风险的程序语境
• 为验证设计意图和功能覆盖意图而采用的断言机制；
  • 特性与序列声明；
  • 使用动作块的断言和覆盖语句
• 支持扩展的层次；
  • 使用为进行可控的访问而具有导入功能的包来封装声明；
  • 编译单元范围内的嵌套模块以及支持分离编译的外部模块；
  • 扩展了端口声明以便支持接口、事件和变量；
  • $root提供了通过层次引用来明确访问的能力；
• 通过接口来封装通信以及推动“面向通信”的设计；
• 功能覆盖
• 使用直接编程接口（DPI）与其它语言（例如C）进行清晰、有效的互操作；
• 断言API；
• 覆盖API；
• 数据读API；
• 为SystemVerilog结构所作的VPI扩展
• 并发断言的形式语义