- 第一章 SystemVerilog导论
- 第二章 文本值
- 第三章 数据类型
- 第四章 数组
- 第五章 数据声明
- 第六章 属性
- 第七章 操作符与表达式
- 第八章 过程语句和控制流
- 第九章 进程
- 第十章 任务与函数
- 第十一章 类
- 第十二章 随机约束
- 第十三章 进程间的同步与通信
- 第十四章 调度语义
- 第十五章 时钟控制块
- 第十六章 程序块
- 第十七章 断言
- 第十八章 层次
- 第十九章 接口
- 第二十章 覆盖
- 第二十一章 参数
- 第二十二章 配置库
- 第二十三章 系统任务与系统函数
- 23.1 简介(一般信息)
- 23.2 确立时的typeof函数
- 23.3 typename函数
- 23.4 表达式尺寸系统函数
- 23.5 范围系统函数
- 23.6 Shortreal转换
- 23.7 数组查询系统函数
- 23.8 断言严重性系统任务
- 23.9 断言控制系统任务
- 23.10 断言系统函数
- 23.11 随机数系统函数
- 23.12 程序控制
- 23.13 覆盖系统函数
- 23.14 对Verilog-2001系统任务的增强
- 23.15 $readmemb与$readmemh
- 23.16 $writememb and $writememh
- 23.17 File format considerations for multi-dimensional unpacked arrays
- 23.18 System task arguments for multi-dimensional unpacked arrays
- 第二十四章 VCD数据
- 第二十五章 编译器指令
- 第二十六章 考虑从SystemVerilog中删除的功能
- 第二十七章 直接编程接口(DPI)
- 27.1 概述
- 27.2 Two layers of the DPI
- 27.3 Global name space of imported and exported functions
- 27.4 导入的任务和函数
- 27.5 Calling imported functions
- 27.6 Exported functions
- 27.7 Exported tasks
- 27.8 Disabling DPI tasks and functions
- 第二十八章 SystemVerilog断言API
- 第二十九章 SystemVerilog覆盖API
- 29.1 需求
- 29.2 SystemVerilog real-time coverage access
- 29.3 FSM recognition
- 29.3.1 Specifying the signal that holds the current state
- 29.3.2 Specifying the part-select that holds the current state
- 29.3.3 Specifying the concatenation that holds the current state
- 29.3.4 Specifying the signal that holds the next state
- 29.3.5 Specifying the current and next state signals in the same declaration
- 29.3.6 Specifying the possible states of the FSM
- 29.3.7 Pragmas in one-line comments
- 29.3.8 Example
- 29.4 VPI coverage extensions
- 第三十章 SystemVerilog数据读API
- 30.1 简介(一般信息)
- 30.2 需求
- 30.3 Extensions to VPI enumerations
- 30.4 VPI object type additions
- 30.5 Object model diagrams
- 30.6 Usage extensions to VPI routines
- 30.7 VPI routines added in SystemVerilog
- 30.8 Reading data
- 30.9 Optionally unloading the data
- 30.10 Reading data from multiple databases and/or different read library providers
- 30.11 VPI routines extended in SystemVerilog
- 30.12 VPI routines added in SystemVerilog
- 30.12.1 VPI reader routines
- 第三十一章 SystemVerilog VPI Object Model
- 31.1 简介(一般信息)
- 31.2 Instance
- 31.3 Interface
- 31.4 Program
- 31.5 Module (supersedes IEEE 1364-2001 26.6.1)
- 31.6 Modport
- 31.7 Interface tf decl
- 31.8 Ports (supersedes IEEE 1364-2001 26.6.5)
- 31.9 Ref Obj
- 31.9.1 Examples
- 31.10 Variables (supersedes IEEE 1364-2001 section 26.6.8)
- 31.11 Var Select (supersedes IEEE 1364-2001 26.6.8)
- 31.12 Typespec
- 31.13 Variable Drivers and Loads (supersedes IEEE 1364-2001 26.6.23)
- 31.14 Instance Arrays (supersedes IEEE 1364-2001 26.6.2)
- 31.15 Scope (supersedes IEEE 1364-2001 26.6.3)
- 31.16 IO Declaration (supersedes IEEE 1364-2001 26.6.4)
- 31.17 Clocking Block
- 31.18 Class Object Definition
- 31.19 Constraint, constraint ordering, distribution,
- 31.20 Constraint expression
- 31.21 Class Variables
- 31.22 Structure/Union
- 31.23 Named Events (supersedes IEEE 1364-2001 26.6.11)
- 31.24 Task, Function Declaration (supersedes IEEE 1364-2001 26.6.18)
- 31.25 Alias Statement
- 31.25.1 Examples
- 31.26 Frames (supersedes IEEE 1364-2001 26.6.20)
- 31.27 Threads
- 31.28 tf call (supersedes IEEE 1364-2001 26.6.19)
- 31.29 Module path, path term (supersedes IEEE 1364-2001 26.6.15)
- 31.30 Concurrent assertions
- 31.31 Property Decl
- 31.32 Property Specification
- 31.33 Multiclock Sequence Expression
- 31.34 Sequence Declaration
- 31.35 Sequence Expression
- 31.36 Attribute (supersedes IEEE 1364-2001 26.6.42)
- 31.37 Atomic Statement (supersedes IEEE 1364-2001 26.6.27)
- 31.38 If, if else, return, case, do while (supersedes IEEE 1364-2001 26.6.35, 26.6.36)
- 31.39 waits, disables, expect, foreach (supersedes IEEE 1364 26.6.38)
- 31.40 Simple expressions (supersedes IEEE 1364-2001 26.6.25)
- 31.41 Expressions (supersedes IEEE 1364-2001 26.6.26)
- 31.42 Event control (supersedes IEEE 1364-2001 26.6.30)
- 31.43 Event stmt (supersedes IEEE 1364-2001 26.6.27)
- 31.44 Process (supersedes IEEE 1364-2001 26.6.27)
- 31.45 Assignment (supersedes IEEE 1364-2001 26.6.28)
- 附录A 形式语法
- A.1 源文本
- A.2 声明
- A.3 Primitive instances
- A.4 Module, interface and generated instantiation
- A.5 UDP declaration and instantiation
- A.6 Behavioral statements
- A.6.1 Continuous assignment and net alias statements
- A.6.2 Procedural blocks and assignments
- A.6.3 Parallel and sequential blocks
- A.6.4 Statements
- A.6.5 Timing control statements
- A.6.6 Conditional statements
- A.6.7 Case statements
- A.6.8 Looping statements
- A.6.9 Subroutine call statements
- A.6.10 Assertion statements
- A.6.11 Clocking block
- A.6.12 Randsequence
- A.7 Specify section
- A.8 Expressions
- A.9 General
- A.10 Footnotes (normative)
- 附录B 关键字
- 附录C 标准包
- 附录D 链表
- 附录E DPI C-layer
- E.1 概述
- E.2 Naming conventions
- E.3 Portability
- E.4 Include files
- E.5 Semantic constraints
- E.6 Data types
- E.7 Argument passing modes
- E.8 Context tasks and functions
- E.9 Include files
- E.10 Arrays
- E.11 Open arrays
- E.11.1 Actual ranges
- E.11.2 Array querying functions
- E.11.3 Access functions
- E.11.4 Access to the actual representation
- E.11.5 Access to elements via canonical representation
- E.11.6 Access to scalar elements (bit and logic)
- E.11.7 Access to array elements of other types
- E.11.8 Example 4— two-dimensional open array
- E.11.9 Example 5 — open array
- E.11.10 Example 6 — access to packed arrays
- E.11.11 Example 7 — binary compatible calls of exported functions
- 附录F 包含文件
- 附录G 包含外部语言代码
- 附录H 并发断言的形式语义
- 附录I svvpiuser.h
- 附录J 术语表
- 附录K 参考书目
- 其他
10.5 导入与导出函数
函数导入和导出的语法如下:
dpi_import_export ::= // 引用自附录A.2.6 import "DPI" [dpi_function_import_property] [c_identifier =] dpi_function_proto; | import "DPI" [dpi_task_import_property] [c_identifier =] dpi_task_proto; | export "DPI" [c_identifier =] function function_identifier; | export "DPI" [c_identifier =] task task_identifier; dpi_import_property ::= context | pure dpi_function_proto ::= function_prototype
语法10-3 — 导入和导出语法(摘录自附录A)
无论是import还是export,c_identifier都是外部函数的名字(导入/导出),function_identifier是同一个函数在SystemVerilog中的名字。如果没有显式地指定c_identifier,那么它应该与SystemVerilog函数的function_identifier相同。如果并且仅仅如果c_identifier中包含了在C语言函数表示中无效的字符才应该产生错误。
通过为几个fnames提供相同的c_identifier,几个SystemVerilog函数可以映射到相同的外部函数。注意:正像下一段所定义的那样,所有的这些SystemVerilog函数必须具有相同的自变量类型。
对于任何给定的c_identifier,所有的声明,无论其作用范围如何,都必须具有完全相同的函数签名。函数签名包括返回类型、数目、顺序、方向以及每一个自变量的类型。每一个类型包括维数以及任何数组/数组维数。对于import声明,自变量可以是开放数组。开放数组在27.4.6.1节中定义。签名还包括与一个导入定义相关联的pure/context限定符。
对于一个给定的function_identifier,在任意给定的作用范围内,仅仅允许一个import或export声明。更为特别的是,对于一个import,在给定的作用范围内,import必须是function_identifier的唯一声明。对于一个export,函数必须在export发生并且在这个作用范围中function_identifier只有一个导出的作用范围内声明。
对于导出的函数,导出的函数必须在包含export "DPI"声明的相同的作用范围内声明。仅仅可以导出SystemVerilog函数(特别地,这就将一个类方法的导出排除在外)。
注意:与任何普通的SystemVerilog函数相同,以这种方式声明的import "DPI"函数可以被层次化引用调用。从SystemVerilog的角度看,导出一个SystemVerilog函数不会改变函数本来的语义和行为(也就是说,除了导出的函数可以被C语言调用者访问外,它在SystemVerilog中的使用没有任何特殊之处)。
只有不带有output或inout自变量的非void函数才可以被指定成pure。在对应的SystemVerilog外部声明中指定成pure的函数应该没有边带效应;它们的结果需要仅仅依赖于输入自变量的值。这样的函数的调用可以被SystemVerilog编译器的优化所删除,或者被具有相同输入自变量值的先前的计算结果所替代。
特别地,一个pure函数假定不会间接(也就说通过调用其它函数)或直接地执行下列操作:
- 执行文件操作
- 以尽可能广泛的含义读或写任何东西,包括I/O、环境变量、来自操作系统的对象、或者来自于程序或其它进程、共享内存、socket等的对象。
- 访问任何稳固的数据,例如全局或静态变量。
如果一个pure函数没有遵从上面的限制,SystemVerilog编译器优化可能会因为删除调用或使用不正确的结果而导致一个不希望的行为。
一个未限定的导入函数可以具有边带效应,但除了通过它的自变量提供的信号外,它不能读或修改任何SystemVerilog信号。未限定的导入不应该调用导出的SystemVerilog函数。
具有context限定符的导入函数可以调用导出的SystemVerilog函数,可以读或写那些除了使用它们的自变量传递、通过使用其它接口或作为调用导出的SystemVerilg函数的边带效应传递的信号外的SystemVerilog信号。context函数应该总是被隐含地提供了一个代表完全限定的实例名的作用范围,在这个作用范围中提供了导入声明(也就是说,一个导入函数总是运行在导入声明出现的实例中)。这与SystemVerilog函数具有相同的语义,它也是运行于它们被定义的范围内,而不是调用者的作用范围内。
导入context函数可以具有边带效应,并且可以使用其它SystemVerilog接口(包括但不限于VPI)。然而必须注意,声明一个导入context函数不会自动地使任何其它仿真器接口有效。为了使VPI访问(或任何其它接口访问)成为可能,仍然需要使用恰当的在实现中定义的机制来使能这些接口。还需要注意,DPI调用不会自动地创建或提供任何句柄或任何可能被其它接口所需要的特殊环境。用于有责任创建、管理或处理其它接口所需要的句柄/环境。svGetScopeName()及相关的函数提供了一个从DPI到其它接口的命名的链接。如果当前的DPI关联文指向一个定义了命名函数的实例的时候,只能调用导出的函数。
为了访问在任何其它作用范围定义的函数,外部语言代码必须恰当地改变DPI关联文。试图从并不直接可见的范围调用一个导出的SystemVerilog函数会导致一个运行时错误。如果处理这样的错误取决于具体的实现。如果一个导入函数需要调用一个当前范围内不可见的导出函数,它需要通过svSetScope将当前作用范围改变到对导出函数具有可见性的作用范围。在概念上,这等价于在SystemVerilog中进行一个层次化的限定函数调用。在一个导出函数的调用过程中,应该保留SystemVerilog关联文,即使当前的关联文已经被一个应用程序修改。注意,对于非context导入,没有定义关联文。试图从非context导入中使用任何依赖于context的功能都会导致不可预料的行为。
如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱,如果其他用户或者作者回复了您的评论,将不能在第一时间通知您!
发布评论