返回介绍

12.9 动态的约束修改

发布于 2020-09-09 22:55:50 字数 323 浏览 1037 评论 0 收藏 0

SystemVerilog中提供了几种方法来动态地修改随机化方法:

  • 蕴涵以及if...else风格的约束允许声明具有判决条件的约束。
  • 可以使用contraint_mode()内建方法来激活或关闭约束块。初始情况下,所有的约束块均处于激活状态。未激活的约束会被randomize()函数忽略。
  • 可以使用rand_mode()内建方法来激活或关闭随机变量。初始情况下,所有的rand和randc变量都处于激活状态。未激活的随机变量会被randomize()函数忽略。
  • 在dist约束中的权重可以被改变,从而影响了被选定集合中特定值出现的概率。

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。
列表为空,暂无数据
    我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
    原文