- 第一章 SystemVerilog导论
- 第二章 文本值
- 第三章 数据类型
- 第四章 数组
- 第五章 数据声明
- 第六章 属性
- 第七章 操作符与表达式
- 第八章 过程语句和控制流
- 第九章 进程
- 第十章 任务与函数
- 第十一章 类
- 第十二章 随机约束
- 第十三章 进程间的同步与通信
- 第十四章 调度语义
- 第十五章 时钟控制块
- 第十六章 程序块
- 第十七章 断言
- 第十八章 层次
- 第十九章 接口
- 第二十章 覆盖
- 第二十一章 参数
- 第二十二章 配置库
- 第二十三章 系统任务与系统函数
- 23.1 简介(一般信息)
- 23.2 确立时的typeof函数
- 23.3 typename函数
- 23.4 表达式尺寸系统函数
- 23.5 范围系统函数
- 23.6 Shortreal转换
- 23.7 数组查询系统函数
- 23.8 断言严重性系统任务
- 23.9 断言控制系统任务
- 23.10 断言系统函数
- 23.11 随机数系统函数
- 23.12 程序控制
- 23.13 覆盖系统函数
- 23.14 对Verilog-2001系统任务的增强
- 23.15 $readmemb与$readmemh
- 23.16 $writememb and $writememh
- 23.17 File format considerations for multi-dimensional unpacked arrays
- 23.18 System task arguments for multi-dimensional unpacked arrays
- 第二十四章 VCD数据
- 第二十五章 编译器指令
- 第二十六章 考虑从SystemVerilog中删除的功能
- 第二十七章 直接编程接口(DPI)
- 27.1 概述
- 27.2 Two layers of the DPI
- 27.3 Global name space of imported and exported functions
- 27.4 导入的任务和函数
- 27.5 Calling imported functions
- 27.6 Exported functions
- 27.7 Exported tasks
- 27.8 Disabling DPI tasks and functions
- 第二十八章 SystemVerilog断言API
- 第二十九章 SystemVerilog覆盖API
- 29.1 需求
- 29.2 SystemVerilog real-time coverage access
- 29.3 FSM recognition
- 29.3.1 Specifying the signal that holds the current state
- 29.3.2 Specifying the part-select that holds the current state
- 29.3.3 Specifying the concatenation that holds the current state
- 29.3.4 Specifying the signal that holds the next state
- 29.3.5 Specifying the current and next state signals in the same declaration
- 29.3.6 Specifying the possible states of the FSM
- 29.3.7 Pragmas in one-line comments
- 29.3.8 Example
- 29.4 VPI coverage extensions
- 第三十章 SystemVerilog数据读API
- 30.1 简介(一般信息)
- 30.2 需求
- 30.3 Extensions to VPI enumerations
- 30.4 VPI object type additions
- 30.5 Object model diagrams
- 30.6 Usage extensions to VPI routines
- 30.7 VPI routines added in SystemVerilog
- 30.8 Reading data
- 30.9 Optionally unloading the data
- 30.10 Reading data from multiple databases and/or different read library providers
- 30.11 VPI routines extended in SystemVerilog
- 30.12 VPI routines added in SystemVerilog
- 30.12.1 VPI reader routines
- 第三十一章 SystemVerilog VPI Object Model
- 31.1 简介(一般信息)
- 31.2 Instance
- 31.3 Interface
- 31.4 Program
- 31.5 Module (supersedes IEEE 1364-2001 26.6.1)
- 31.6 Modport
- 31.7 Interface tf decl
- 31.8 Ports (supersedes IEEE 1364-2001 26.6.5)
- 31.9 Ref Obj
- 31.9.1 Examples
- 31.10 Variables (supersedes IEEE 1364-2001 section 26.6.8)
- 31.11 Var Select (supersedes IEEE 1364-2001 26.6.8)
- 31.12 Typespec
- 31.13 Variable Drivers and Loads (supersedes IEEE 1364-2001 26.6.23)
- 31.14 Instance Arrays (supersedes IEEE 1364-2001 26.6.2)
- 31.15 Scope (supersedes IEEE 1364-2001 26.6.3)
- 31.16 IO Declaration (supersedes IEEE 1364-2001 26.6.4)
- 31.17 Clocking Block
- 31.18 Class Object Definition
- 31.19 Constraint, constraint ordering, distribution,
- 31.20 Constraint expression
- 31.21 Class Variables
- 31.22 Structure/Union
- 31.23 Named Events (supersedes IEEE 1364-2001 26.6.11)
- 31.24 Task, Function Declaration (supersedes IEEE 1364-2001 26.6.18)
- 31.25 Alias Statement
- 31.25.1 Examples
- 31.26 Frames (supersedes IEEE 1364-2001 26.6.20)
- 31.27 Threads
- 31.28 tf call (supersedes IEEE 1364-2001 26.6.19)
- 31.29 Module path, path term (supersedes IEEE 1364-2001 26.6.15)
- 31.30 Concurrent assertions
- 31.31 Property Decl
- 31.32 Property Specification
- 31.33 Multiclock Sequence Expression
- 31.34 Sequence Declaration
- 31.35 Sequence Expression
- 31.36 Attribute (supersedes IEEE 1364-2001 26.6.42)
- 31.37 Atomic Statement (supersedes IEEE 1364-2001 26.6.27)
- 31.38 If, if else, return, case, do while (supersedes IEEE 1364-2001 26.6.35, 26.6.36)
- 31.39 waits, disables, expect, foreach (supersedes IEEE 1364 26.6.38)
- 31.40 Simple expressions (supersedes IEEE 1364-2001 26.6.25)
- 31.41 Expressions (supersedes IEEE 1364-2001 26.6.26)
- 31.42 Event control (supersedes IEEE 1364-2001 26.6.30)
- 31.43 Event stmt (supersedes IEEE 1364-2001 26.6.27)
- 31.44 Process (supersedes IEEE 1364-2001 26.6.27)
- 31.45 Assignment (supersedes IEEE 1364-2001 26.6.28)
- 附录A 形式语法
- A.1 源文本
- A.2 声明
- A.3 Primitive instances
- A.4 Module, interface and generated instantiation
- A.5 UDP declaration and instantiation
- A.6 Behavioral statements
- A.6.1 Continuous assignment and net alias statements
- A.6.2 Procedural blocks and assignments
- A.6.3 Parallel and sequential blocks
- A.6.4 Statements
- A.6.5 Timing control statements
- A.6.6 Conditional statements
- A.6.7 Case statements
- A.6.8 Looping statements
- A.6.9 Subroutine call statements
- A.6.10 Assertion statements
- A.6.11 Clocking block
- A.6.12 Randsequence
- A.7 Specify section
- A.8 Expressions
- A.9 General
- A.10 Footnotes (normative)
- 附录B 关键字
- 附录C 标准包
- 附录D 链表
- 附录E DPI C-layer
- E.1 概述
- E.2 Naming conventions
- E.3 Portability
- E.4 Include files
- E.5 Semantic constraints
- E.6 Data types
- E.7 Argument passing modes
- E.8 Context tasks and functions
- E.9 Include files
- E.10 Arrays
- E.11 Open arrays
- E.11.1 Actual ranges
- E.11.2 Array querying functions
- E.11.3 Access functions
- E.11.4 Access to the actual representation
- E.11.5 Access to elements via canonical representation
- E.11.6 Access to scalar elements (bit and logic)
- E.11.7 Access to array elements of other types
- E.11.8 Example 4— two-dimensional open array
- E.11.9 Example 5 — open array
- E.11.10 Example 6 — access to packed arrays
- E.11.11 Example 7 — binary compatible calls of exported functions
- 附录F 包含文件
- 附录G 包含外部语言代码
- 附录H 并发断言的形式语义
- 附录I svvpiuser.h
- 附录J 术语表
- 附录K 参考书目
- 其他
文章来源于网络收集而来,版权归原创者所有,如有侵权请及时联系!
7.14 结构体表达式
结构体表达式(压缩的和非压缩的)可以使用花括号和逗号由成员表达式构建,其中成员表达式以成员声明的顺序排列。复制操作符可以用来设置准确的成员数目。每一个成员表达式应该在对结构体中对应成员类型赋值的关联文中计算。结构体表达式也可以使用成员的名字来构建。
module mod1; typedef struct { int x; int y; } st; st s1; int k = 1; initial begin #1 s1 = {1, 2+k}; // 通过位置构建结构体表达式 #1 $display(s1.x, s1.y); #1 s1 = {x:2, y:3+k}; // 通过名字构建结构体表达式 #1 $display(s1); #1 $finish; end endmodule
有时我们希望将结构体成员设置成某一个值而无需知道结构体到底有多少个成员或者成员的具体名字是什么。这种方式可以使用default关键字来实现:
initial s1 = {default:2}; // 将x和y设置成2
我们也可以使用{member:value}或{data_type: default_value}这样的语法:
ab abkey[1:0] = {{a:1, b:1.0}, {int:2, shortreal:2.0}};
注意:default关键字可以应用于嵌套结构体中的成员或结构体中非压缩数组的元素。事实上,它可以沿着嵌套深入到其中的内建类型或压缩数组。
struct { int A; struct { int B, C; } BC1, BC2; } ABC = {A:1, BC1:{B:2, C:3}, BC2:{B:4,C:5}}; DEF = {default:10};
为了处理成员具有不同类型的问题,我们可以使用一个类型作为键值。它会过载该类型成员的缺省值:
typedef struct { logic [7:0] a; bit b; bit signed [31:0] c; string s; } sa; sa s2; initial begin s2 = {int:1, default:0, string:""}; // 除了将位数组设置成1以及将字符串设置成 // ""之外,所有其它成员均设置成0。 end
类似的,我们可以设置单个成员以便过载由default和类型缺省设置的值:
initial #10 s1 = {default:'1, s:""}; // 除了s设置为""之外,所有其它成员均设置成1
当花括号使用在一条赋值语句的关联文中的时侯,由SystemVerilog确定花括号的关联文。如果花括号使用在一条对非压缩结构体赋值的关联文中,那么花括号代表一个非压缩数组文本或表达式。在对一个集合类型赋值的关联文之外,花括号必须与一个显式的强制类型转换一起使用以便将它与串联区分开来。当花括号包含了一个标签、类型或default键值的时候,无论对于压缩结构体类型还是非压缩结构体类型,花括号都不应被解释成串联。
匹配规则如下:
- member:value:为结构体的一个命名成员显式地指定一个确定的值。这个命名成员必须位于结构体的顶层,也就是说位于某个子结构体中具有相同名字的成员不会被设置。这个指定的值必须能够被强制转换到成员类型,并在为命名成员赋值的关联文中计算,否则会产生一个错误。
- type:value:如果结构体中的一个域没有使用上述的域名键值设置,那么可以使用type:value为结构体中等价于指定类型的域指定一个确切的值。如果指定了多个相同的类型键值,那么使用最后一个类型键值。这个值在为匹配类型成员赋值的关联文中计算。
- default:value:应用于没有通过成员名或类型键值匹配,并且不是结构体或非压缩数组的成员。值在对通过default匹配的成员的每一个赋值中计算,并且必须能够被强制转换到成员的类型,否则会产生一个错误。对于未匹配的结构体成员,类型和default说明符根据本节中的规则递归地应用到每一个子结构体的成员。对于未匹配的非压缩数组成员,类型和default说明符根据非压缩数组规则应用到这个数组。
每一个成员都必须被其中的一个规则所涵盖。
如果一个类型键值、default键值、或者复制操作符被使用在一个具有副作用的表达式中,那么表达式的计算次数是为定义的。
如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。
绑定邮箱获取回复消息
由于您还没有绑定你的真实邮箱,如果其他用户或者作者回复了您的评论,将不能在第一时间通知您!
发布评论