Question

主题

主题	描述
3.1 简介（一般信息）	为了能够平滑地从/向C语言移植，SystemVerilog支持C语言内建的数据类型，并具有C编译器给出的含义。然而，为了避免int和long数据类型的重复所带来的混淆，在SystemVerilog中，int是32位的，longint是64位的。C语言中float类型在SystemVerilog中称为shortreal，这样就不会与Verilog-2001的real类型混淆。 Verilog-2001具有线网数据类型，它具有0、1、X或Z的值，加上7种强度，具有120个值。Verilog-2001还具有诸如reg（具有0、1、X或Z这四种值）一类的变量数据类型。它们不仅仅是不同的数据类型，而且在使用上也是不同的。SystemVerilog加入了另外一个四值数据类型，这个数据类型被称为logic（参见3.3.2节和5.6节）。 SystemVerilog加入了字符串、chandle和class数据类型，并且增强了Verilog的event数据类型。 Verilog-2001通过使用reg数据类型提供了任意固定长度的算术运算。reg类型的各个位可能具有X或Z的值，然而相对于一个位数组来讲，因为这种数据类型的操作符计算必须检查X和Z，并且需要两倍的数据存储空间，它相对来说缺乏效率。SystemVerilog加入了一个bit数据类型，这种数据类型仅具有0或1两种值。参见3.3.2节中有关两态数据类型的内容。 在从一个较少位数向较多位数自动转换的时候，如果是无符号数则会引起0扩展，如果是有符号数则会引起符号扩展，并且这种情况不会引起警告信息。而从一个较多位数向较少位数自动转换的时候，则会引起警告信息。在logic和bit之间自动转换的时候不会引起警告信息。在从logic值转换到bit值的时候，1转换成1，其它值均转换成0。 typedef可以引入用户定义的数据类型，用户定义的数据类型必须在其使用之前定义。数据类型还可以作为模块或接口的参数，这就使得他们可以像面向对象编程中的类模板一样使用。一个例程在写入的时候可以反转任何数组中元素的顺序，而这在C语言和Verilog中是不可能的。 由于结构体标签和联合体标签具有分离的命名空间，因此它们在C语言中较为复杂。SystemVerilog遵从C的语法，但没有可选的结构体标签。 参见第四章中有关数组的说明。
3.2 数据类型语法
3.3 整数数据类型	SystemVerilog提供了几种整数数据类型，它们是Verilog和C数据类型的结合： 表格3-1：整数数据类型
3.4 real与shortreal数据类型	real1数据类型来自于Verilog-2001，与C语言中的double数据类型相同。shortreal数据类型是一个SystemVerilog数据类型，与C语言中的float数据类型相同。
3.5 void数据类型	void数据类型代表数据不存在。这种类型可以用作函数的返回类型，表示没有返回值。这种数据类型还可以用于标签联合体的成员（参见3.11节）。
3.6 chandle数据类型	chandle数据类型代表使用DPI直接编程接口传递的指针的存储空间（参见第二十七章）。这种类型的尺寸依赖于使用的平台，但在工具运行的机器上应该至少大到能够容纳一个指针。 chandle数据类型的声明语法如下：
3.7 string数据类型	SystemVerilog包含一个string数据类型，它是一个可变尺寸、动态分配的字节数组。SystemVerilog还包含许多特殊的方法来对字符串进行操作。 Verilog也支持字符串文本，但这种支持仅仅是在词法级别上。在Verilog中，字符串文本表现为一个具有宽度为8位整数倍的压缩数组。当一个字符串文本被赋值到一个具有不同尺寸的integral类型的压缩数组变量的时候，它或者被截短到变量的尺寸或者必要时在左侧填补0。 在SystemVerilog中，字符串文本的表现行为与Verilog相同。然而，SystemVerilog还支持string数据类型，我们可以将一个字符串文本赋值到这种数据类型。当使用string数据类型来替代一个integral变量的时候，字符串可以具有任意的长度并且不会发生截短现象。当文本字符串赋值到一个string数据类型或者在一个使用string类型操作数的表达式中使用的时候，它会被隐式地转换成string数据类型。 string类型的变量可以从0到N-1（数组的最后一个元素）进行索引，而且可以作用于一个特殊的空字符串：""。从一个字符串读取一个元素会产生一个字节。
3.8 event数据类型	event数据类型是Verilog命名事件的增强。SystemVerilog事件为一个同步对象提供了一个句柄。与Verilog一样，事件变量可以被显式地触发以及等待。更进一步，SystemVerilog事件还具有一个稳固的触发状态，它在整个时间步值间隔内持续。此外，一个事件变量可以被赋值为另外一个事件变量或者被赋值为特殊的null值。当赋值为另外一个事件变量的时候，这两个事件变量均指向相同的同步对象。当赋值为null的时候，同步对象与事件变量之间的关系被切断。事件还可以作为任务的参数传递。 event的声明语法如下：
3.9 用户定义的类型
3.10 枚举
3.11 结构体与联合体
3.12 类	类是数据以及一组对数据进行操作的子程序的集合。类中的数据被称为类属性，它的子程序被称为方法。类属性和方法一起定义了一个类实例或对象的内容和能力。
3.13 单一类型与集合类型	数据类型可以分为两类：单一类型与集合类型。一个单一类型应该是除非压缩结构体、非压缩联合体、或非压缩数组（参见第四章有关数组的内容）之外的任何数据类型。一个集合类型应该是任何非压缩结构体、非压缩联合体、或非压缩数组数据类型。一个单一变量或表达式代表一个单一的值、符号、或句柄。集合表达式和变量代表一组单一值。integral类型总是单一的，即使它们可以被分片成多个单一值。 通过定义这些类别，操作符和函数能够简单地将这些数据类型当作一个集合组来引用。例如：某些函数能够递归地解析一个集合类型直到获得一个单一值，然后就可以对每一个单一值进行操作。 注意：虽然类是一种数据类型，但没有直接的类变量或表达式，而仅仅存在类对象的句柄，并且类对象的句柄为单一值。因此，类不需要按这种方式分类（参见第十一章有关类的内容）。
3.14 强制类型转换
3.15 $cast动态强制类型转换	在由于不同的数据类型而导致变量不能正常赋值的情况下，SystemVerilog提供了$cast系统任务来进行赋值操作。$cast可以作为任务或函数来调用。 $case的语法如下：
3.16 位流强制类型转换	强制类型转换还可以应用于非压缩数组以及非压缩结构体。这样就使得通过显式强制类型转换在位流类型之间自由地转换成为可能。可以压缩成一个位流的类型称为位流类型。位流类型包含下列的类型： 任何integral、压缩、或字符串类型 非压缩数组、结构体、或上述类型的类 任何上述类型的动态尺寸数组（动态的、联合的、或队列） 这个定义是递归的，例如，一个包含int队列的结构体是一个位流类型。 假定A具有source_t的位流类型，B具有dest_t的位流类型，那么我们可以使用显式强制类型转换将A转换到B：

链接 主题