返回介绍

5.4 变量

发布于 2020-09-09 22:55:46 字数 1165 浏览 1076 评论 0 收藏 0

变量声明包含一个数据类型紧跟着一个或多个变量实例。

shortint s1, s2[0:9];

一个变量在声明的时候可以使用一个初始器,例如:

int i = 0;

在Verilog-2001中,在声明中指定初始值就像仿真启动以后在initial块中的赋值一样。因此,初始化可以在仿真时间0的时候引起变量上的一个事件。

在SystemVerilog中,设置一个静态变量的初始值是作为变量声明的一部分(包括静态类成员),它发生在initial或always块启动之前,并且不会产生一个事件。如果确实需要一个事件,那么可以用intial块设置初始值。

SystemVerilog中的初始值并没有被限制成简单常量;他们可以包括运行时的表达式,包括动态存储器分配。例如,一个静态类句柄或一个mailbox可以通过调用它的new方法(参见13.3.1节中的介绍)来产生,或者通过调用$urandom系统任务将静态变量初始化成随机值。这在运行时就要求一个特殊的初始化前的传递。

表 5-1: 缺省值

类型缺省的初始值
四态integral'X
两态integral'0
real、shortreal0.0
枚举枚举中的第一个值
字符串""(空字符串)
事件new事件
null
chandle(不透明句柄)null

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。
列表为空,暂无数据
    我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
    原文