Question

SystemVerilog具有break和continue来中断或继续循环的执行。Verilog-2001的disable也可以用来中断或继续一个循环，但不如break或continue好用。disable也可以用来关闭一个命名的未包含disable语句的块。如果那个块当前正在执行，会立即跳转到块之后的语句。如果块是一个循环体，那么它与continue起相同的作用。如果块当前没有执行，那么disable没有任何效果。

SystemVerilog可以在任务中使用return，但也支持disable。如果disable被应用到一个命名的任务，那么这个任务中所有当前正在运行的部分都会被关闭。

module ...
    always always1: begin
        ...
        t1: task1();
        ...
    end
    ...
endmodule

always begin
    ...
    disable u1.always1.t1; // 突出在always1（静态）中调用的任务
end