返回介绍

29.2.1 Predefined coverage constants in SystemVerilog

发布于 2020-09-09 22:56:01 字数 697 浏览 922 评论 0 收藏 0

The following predefined ‘defines represent basic real-time coverage capabilities accessible directly from SystemVerilog.

— Coverage control

‘define SV_COV_START 0
‘define SV_COV_STOP 1
‘define SV_COV_RESET 2
‘define SV_COV_CHECK 3

— Scope definition (hierarchy traversal/accumulation type)

‘define SV_COV_MODULE 10
‘define SV_COV_HIER 11

— Coverage type identification

‘define SV_COV_ASSERTION 20
‘define SV_COV_FSM_STATE 21
‘define SV_COV_STATEMENT 22
‘define SV_COV_TOGGLE 23

— Status results

‘define SV_COV_OVERFLOW -2
‘define SV_COV_ERROR -1
‘define SV_COV_NOCOV 0
‘define SV_COV_OK 1
‘define SV_COV_PARTIAL 2

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。
列表为空,暂无数据
    我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
    原文