第一章 SystemVerilog导论
第二章文本值
- 2.1 简介（一般信息）
- 2.2 文本值语法
- 2.3 整数和逻辑文本
- 2.4 实数文本
- 2.5 时间文本
- 2.6 字符串文本
- 2.7 数组文本
- 2.8 结构体文本
第三章数据类型
- 3.1 简介（一般信息）
- 3.2 数据类型语法
- 3.3 整数数据类型
- 3.4 real与shortreal数据类型
- 3.5 void数据类型
- 3.6 chandle数据类型
- 3.7 string数据类型
- 3.8 event数据类型
- 3.9 用户定义的类型
- 3.10 枚举
- 3.11 结构体与联合体
- 3.12 类
- 3.13 单一类型与集合类型
- 3.14 强制类型转换
- 3.15 $cast动态强制类型转换
- 3.16 位流强制类型转换
第四章数组
- 4.1 简介（一般信息）
- 4.2 压缩与非压缩数组
- 4.3 多维数组
- 4.4 数组的索引与分片
- 4.5 数组查询函数
- 4.6 动态数组
- 4.7 数组赋值
- 4.8 将数组作为自变量
- 4.9 联合数组
- 4.10 联合数组方法
- 4.11 联合数组赋值
- 4.12 联合数组自变量
- 4.13 联合数组文本
- 4.14 队列
  - 4.14.1 队列操作符
  - 4.14.2 队列方法
- 4.15 数组处理方法
第五章数据声明
- 5.1 简介（一般信息）
- 5.2 数据声明语法
- 5.3 常量
- 5.4 变量
- 5.5 作用范围与生命周期
- 5.6 线网、reg、与logic
- 5.7 信号别名
- 5.8 类型兼容性
第六章属性
- 6.1 简介（一般信息）
- 6.2 缺省属性类型
第七章操作符与表达式
- 7.1 简介（一般信息）
- 7.2 操作符语法
- 7.3 赋值操作符
- 7.4 对logic和bit类型的操作
- 7.5 通配等式与通配不等式
- 7.6 实操作符
- 7.7 尺寸
- 7.8 符号
- 7.9 操作符优先级与关联性
- 7.10 内建方法
  - 7.10.1 内建包
- 7.11 静态前缀
- 7.12 串联
- 7.13 非压缩数组表达式
- 7.14 结构体表达式
- 7.15 标签联合体表达式与成员访问
- 7.16 集合表达式
- 7.17 操作符过载
- 7.18 流操作符（压缩/非压缩）
- 7.18.1 将动态尺寸的数据位流化
- 7.19 条件操作符
- 7.20 集合成员资格
第八章过程语句和控制流
- 8.1 简介（一般信息）
- 8.2 语句
- 8.3 阻塞赋值与无阻塞赋值
- 8.4 选择语句
  - 8.4.1 模式匹配
- 8.5 循环语句
- 8.6 跳转语句
- 8.7 final块
- 8.8 命名块与语句标签
- 8.9 disable
- 8.10 事件控制
  - 8.10.1 序列事件
- 8.11 电平敏感的序列控制
- 8.12 过程赋值与解赋值的移除
第九章进程
- 9.1 简介（一般信息）
- 9.2 组合逻辑
  - 9.2.1 隐含的always_comb敏感性
- 9.3 锁存逻辑
- 9.4 时序逻辑
- 9.5 连续赋值
- 9.6 fork…join
- 9.7 进程执行线程
- 9.8 进程控制
  - 9.8.1 wait fork
  - 9.8.2 disable fork
- 9.9 精细的进程控制
第十章任务与函数
- 10.1 简介（一般信息）
- 10.2 任务
- 10.3 函数
  - 10.3.1 返回值与void函数
  - 10.3.2 丢弃函数返回值
- 10.4 任务与函数的参数传递
- 10.5 导入与导出函数
第十一章类
- 11.1 简介
- 11.2 语法
- 11.3 概述
- 11.4 对象（类实例）
- 11.5 对象属性
- 11.6 对象方法
- 11.7 构造器
- 11.8 静态类属性
- 11.9 静态方法
- 11.10 this
- 11.11 赋值、重命名与拷贝
- 11.12 继承与子类
- 11.13 过载成员
- 11.14 super
- 11.15 强制类型转换
- 11.16 串接构造器
- 11.17 数据隐藏与封装
- 11.18 常量类属性
- 11.19 抽象类与虚拟方法
- 11.20 多态性：动态方法查找
- 11.21 类范围解析操作符 ::
- 11.22 块外声明
- 11.23 参数化的类
- 11.24 typedef类
- 11.25 类与结构体
- 11.26 内存管理
第十二章随机约束
- 12.1 简介（一般信息）
- 12.2 概述
- 12.3 随机变量
  - 12.3.1 rand修饰符
  - 12.3.2 randc修饰符
- 12.4 约束块
- 12.5 随机化方法
- 12.6 内联约束 — randomize() with
- 12.7 使用rand_mode()关闭随机变量
- 12.8 使用constraint_mode()控制约束
- 12.9 动态的约束修改
- 12.10 内联随机变量控制
  - 12.10.1 内联约束检查器
- 12.11 范围变量的随机化 — std::randomize()
  - 12.11.1 为范围变量添加约束 — std::randomize() with
- 12.12 随机数系统函数与方法
- 12.13 随机稳定性
- 12.14 为随机化手工设置种子
- 12.15 随机加权的条件 — randcase
- 12.16 随机序列产生 — randsequence
第十三章进程间的同步与通信
- 13.1 简介（一般信息）
- 13.2 semaphore
- 13.3 mailbox
- 13.4 参数化的mailbox
- 13.5 事件
- 13.6 事件排序：wait_order()
- 13.7 事件变量
第十四章调度语义
- 14.1 硬件模型的执行及其验证环境
- 14.2 事件仿真
- 14.3 分层的事件调度器
  - 14.3.1 SystemVerilog仿真参考算法
- 14.4 PLI回调控制点
第十五章时钟控制块
- 15.1 简介（一般信息）
- 15.2 时钟控制块声明
- 15.3 输入时滞与输出时滞
- 15.4 层次化的表达式
- 15.5 多时钟控制块中的信号
- 15.6 时钟控制块的作用范围和生命周期
- 15.7 多时钟控制块的例子
- 15.8 接口与时钟控制块
- 15.9 时钟控制块事件
- 15.10 周期延时：##
- 15.11 缺省时钟控制
- 15.12 输入采样
- 15.13 同步的事件
- 15.14 同步的驱动
  - 15.14.1 驱动和无阻塞赋值
  - 15.14.2 驱动值解析
第十六章程序块
- 16.1 简介（一般信息）
- 16.2 程序结构
- 16.3 多个程序
- 16.4 消除测试平台的竞争
  - 16.4.1 零时滞时钟控制块竞争
- 16.5 阻塞周期/事件模式下的任务
- 16.6 程序控制任务
  - 16.6.1 $exit()
第十七章断言
- 17.1 简介（一般信息）
- 17.2 即时断言
- 17.3 并发断言概述
- 17.4 布尔表达式
- 17.5 序列
- 17.6 声明序列
- 17.7 序列操作
- 17.8 处理一个序列中的数据
- 17.9 在一个序列匹配时调用子程序
- 17.10 系统函数
- 17.11 声明特性
- 17.12 多时钟的支持
- 17.13 并发断言
- 17.14 时钟解析
  - 17.14.1 在多时钟控制特性中的时钟解析
- 17.15 将特性绑定到作用域或实例
- 17.16 expect语句
第十八章层次
- 18.1 简介（一般信息）
- 18.2 包
  - 18.2.1 引用包中的数据
  - 18.2.2 搜索顺序规则
- 18.3 编译单元的支持
- 18.4 顶层实例
- 18.5 模块声明
- 18.6 嵌套的模块
- 18.7 外部模块
- 18.8 端口声明
- 18.9 端口表达式列表
- 18.10 时间单位与精度
- 18.11 模块实例
- 18.12 端口连接规则
- 18.13 命名空间
- 18.14 层次化的名字
第十九章接口
- 19.1 简介（一般信息）
- 19.2 接口语法
- 19.3 接口中的端口
- 19.4 modport
- 19.5 接口与specify块
- 19.6 接口中的任务与函数
- 19.7 参数化接口
- 19.8 虚拟接口
  - 19.8.1 Virtual interfaces and clocking blocks
  - 19.8.2 Virtual interfaces modports and clocking blocks
- 19.9 对接口对象的访问
第二十章覆盖
- 20.1 简介（一般信息）
- 20.2 定义覆盖模型：covergroup
- 20.3 在类中使用covergroup
- 20.4 定义覆盖点
- 20.5 Defining cross coverage
- 20.6 Specifying coverage options
  - 20.6.1 Covergroup Type Options
- 20.7 Predefined coverage methods
- 20.8 Predefined coverage system tasks and functions
- 20.9 Organization of option and type_option members
第二十一章参数
- 21.1 简介（一般信息）
- 21.2 参数声明语法
第二十二章配置库
- 22.1 简介（一般信息）
- 22.2 库
第二十三章系统任务与系统函数
- 23.1 简介（一般信息）
- 23.2 确立时的typeof函数
- 23.3 typename函数
- 23.4 表达式尺寸系统函数
- 23.5 范围系统函数
- 23.6 Shortreal转换
- 23.7 数组查询系统函数
- 23.8 断言严重性系统任务
- 23.9 断言控制系统任务
- 23.10 断言系统函数
- 23.11 随机数系统函数
- 23.12 程序控制
- 23.13 覆盖系统函数
- 23.14 对Verilog-2001系统任务的增强
- 23.15 $readmemb与$readmemh
  - 23.15.1 读取压缩的数据
  - 23.15.2 读取两态类型
- 23.16 $writememb and $writememh
- 23.17 File format considerations for multi-dimensional unpacked arrays
- 23.18 System task arguments for multi-dimensional unpacked arrays
第二十四章 VCD数据
第二十五章编译器指令
- 25.1 简介（一般信息）
- 25.2 `define宏
- 25.3 `include
第二十六章考虑从SystemVerilog中删除的功能
- 26.1 简介（一般信息）
- 26.3 过程赋值与解赋值语句
第二十七章直接编程接口（DPI）
- 27.1 概述
  - 27.1.1 Tasks and functions
  - 27.1.2 Data types
    - 27.1.2.1 Data representation
- 27.2 Two layers of the DPI
  - 27.2.1 DPI SystemVerilog layer
  - 27.2.2 DPI foreign language layer
- 27.3 Global name space of imported and exported functions
- 27.4 导入的任务和函数
- 27.5 Calling imported functions
  - 27.5.1 Argument passing
    - 27.5.1.1 “What You Specify Is What You Get” principle
- 27.6 Exported functions
- 27.7 Exported tasks
- 27.8 Disabling DPI tasks and functions
第二十八章 SystemVerilog断言API
- 28.1 需求
  - 28.1.1 命名约定
- 28.2 Extensions to VPI enumerations
- 28.3 Static information
- 28.4 Dynamic information
  - 28.4.1 Placing assertion system callbacks
  - 28.4.2 Placing assertions callbacks
- 28.5 Control functions
  - 28.5.1 Assertion system control
  - 28.5.2 Assertion control
第二十九章 SystemVerilog覆盖API
- 29.1 需求
- 29.2 SystemVerilog real-time coverage access
  - 29.2.1 Predefined coverage constants in SystemVerilog
  - 29.2.2 Built-in coverage access system functions
- 29.3 FSM recognition
- 29.4 VPI coverage extensions
第三十章 SystemVerilog数据读API
- 30.1 简介（一般信息）
- 30.2 需求
- 30.3 Extensions to VPI enumerations
- 30.4 VPI object type additions
  - 30.4.1 Traverse object
  - 30.4.2 VPI collection
    - 30.4.2.1 Operations on collections
- 30.5 Object model diagrams
- 30.6 Usage extensions to VPI routines
- 30.7 VPI routines added in SystemVerilog
- 30.8 Reading data
- 30.9 Optionally unloading the data
- 30.10 Reading data from multiple databases and/or different read library providers
- 30.11 VPI routines extended in SystemVerilog
- 30.12 VPI routines added in SystemVerilog
- 30.12.1 VPI reader routines
第三十一章 SystemVerilog VPI Object Model
- 31.1 简介（一般信息）
- 31.2 Instance
- 31.3 Interface
- 31.4 Program
- 31.5 Module (supersedes IEEE 1364-2001 26.6.1)
- 31.6 Modport
- 31.7 Interface tf decl
- 31.8 Ports (supersedes IEEE 1364-2001 26.6.5)
- 31.9 Ref Obj
- 31.9.1 Examples
- 31.10 Variables (supersedes IEEE 1364-2001 section 26.6.8)
- 31.11 Var Select (supersedes IEEE 1364-2001 26.6.8)
- 31.12 Typespec
- 31.13 Variable Drivers and Loads (supersedes IEEE 1364-2001 26.6.23)
- 31.14 Instance Arrays (supersedes IEEE 1364-2001 26.6.2)
- 31.15 Scope (supersedes IEEE 1364-2001 26.6.3)
- 31.16 IO Declaration (supersedes IEEE 1364-2001 26.6.4)
- 31.17 Clocking Block
- 31.18 Class Object Definition
- 31.19 Constraint, constraint ordering, distribution,
- 31.20 Constraint expression
- 31.21 Class Variables
- 31.22 Structure/Union
- 31.23 Named Events (supersedes IEEE 1364-2001 26.6.11)
- 31.24 Task, Function Declaration (supersedes IEEE 1364-2001 26.6.18)
- 31.25 Alias Statement
- 31.25.1 Examples
- 31.26 Frames (supersedes IEEE 1364-2001 26.6.20)
- 31.27 Threads
- 31.28 tf call (supersedes IEEE 1364-2001 26.6.19)
- 31.29 Module path, path term (supersedes IEEE 1364-2001 26.6.15)
- 31.30 Concurrent assertions
- 31.31 Property Decl
- 31.32 Property Specification
- 31.33 Multiclock Sequence Expression
- 31.34 Sequence Declaration
- 31.35 Sequence Expression
- 31.36 Attribute (supersedes IEEE 1364-2001 26.6.42)
- 31.37 Atomic Statement (supersedes IEEE 1364-2001 26.6.27)
- 31.38 If, if else, return, case, do while (supersedes IEEE 1364-2001 26.6.35, 26.6.36)
- 31.39 waits, disables, expect, foreach (supersedes IEEE 1364 26.6.38)
- 31.40 Simple expressions (supersedes IEEE 1364-2001 26.6.25)
- 31.41 Expressions (supersedes IEEE 1364-2001 26.6.26)
- 31.42 Event control (supersedes IEEE 1364-2001 26.6.30)
- 31.43 Event stmt (supersedes IEEE 1364-2001 26.6.27)
- 31.44 Process (supersedes IEEE 1364-2001 26.6.27)
- 31.45 Assignment (supersedes IEEE 1364-2001 26.6.28)
附录A 形式语法
- A.1 源文本
- A.2 声明
- A.3 Primitive instances
- A.4 Module, interface and generated instantiation
  - A.4.1 Instantiation
  - A.4.2 Generated instantiation
    - A.4.2.1 Generated module instantiation
    - A.4.2.2 Generated interface instantiation
- A.5 UDP declaration and instantiation
- A.6 Behavioral statements
- A.7 Specify section
- A.8 Expressions
- A.9 General
- A.10 Footnotes (normative)
附录B 关键字
附录C 标准包
- C.1 semaphore
- C.2 mailbox
- C.3 randomize
- C.4 进程
附录D 链表
- D.1 List definitions
- D.2 List declaration
  - D.2.1 Declaring list variables
  - D.2.2 Declaring list iterators
- D.3 Linked list class prototypes
  - D.3.1 List_Iterator class prototype
  - D.3.2 List class prototype
- D.4 List_Iterator methods
- D.5 List methods
附录E DPI C-layer
- E.1 概述
- E.2 Naming conventions
- E.3 Portability
  - E.3.1 Binary compatibility
  - E.3.2 Source-level compatibility
- E.4 Include files
  - E.4.1 svdpi.h include file
  - E.4.2 svdpi_src.h include file
- E.5 Semantic constraints
- E.6 Data types
- E.7 Argument passing modes
- E.8 Context tasks and functions
- E.9 Include files
- E.10 Arrays
- E.11 Open arrays
附录F 包含文件
- F.1 Binary-level compatibility include file svdpi.h
- F.2 源级兼容性包含文件svdpi_src.h
附录G 包含外部语言代码
- G.1 Location independence
- G.2 Object code inclusion
  - G.2.1 Bootstrap file
  - G.2.2 Examples
附录H 并发断言的形式语义
- H.1 简介
- H.2 抽象语法
- H.3 语义
- H.4 Extended Expressions
  - H.4.1 Extended booleans
  - H.4.2 Past
- H.5 Recursive Properties
附录I svvpiuser.h
附录J 术语表
附录K 参考书目
其他
- 集合
- 断言
- Bit-stream
- Canonical representation
- Constant
- Context imported task
- Disable protocol
- DPI
- Dynamic
- Elaboration
- 枚举类型
- Exported task
- Imported task
- Interface
- Integral
- LRM
- Open array
- Packed array
- 进程
- 信号
- 单一类型（Singular）
- SystemVerilog
- 非压缩数组（Unpacked array）
- Verilog
- VPI

文江博客开发文档 IEEE SystemVerilog 3.1a 语言参考手册文章详情

文章来源于网络收集而来，版权归原创者所有，如有侵权请及时联系！

15.5 多时钟控制块中的信号

发布于 2020-09-09 22:55:52 字数 132 浏览 1108 评论 0 收藏 0

相同的信号（时钟、输入、输入输出、或输出）可以在一个时钟控制块中出现多次。使用相同时钟（或时钟表达式）的时钟控制块应该共享相同的同步事件，这种方式就像几个锁存器可以被一个相同的时钟控制一样。输入语义在15.12节中描述，输出语义在15.14节中描述。

收藏 0

分享到微博

如果你对这篇内容有疑问，欢迎到本站社区发帖提问参与讨论，获取更多帮助，或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要登录才能够评论，你可以免费注册一个本站的账号。

列表为空，暂无数据

我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的隐私政策了解更多相关信息。单击 接受 或继续使用网站，即表示您同意使用 Cookies 和您的相关数据。

原文