Question

SystemVerilog加入了为一个系统指定断言的功能。断言说明了系统的一个行为。断言主要用来验证一个设计的行为。另外，断言可以被用来提供功能覆盖以及产生验证的输入激励。

SystemVerilog具有两种类型的断言：并发断言和即时断言。

• 即时断言的执行遵从仿真事件语义并且像一个过程块中的一条语句一样执行。即时断言的主要目的是与仿真一起使用。
• 并发断言基于时钟语义并使用变量的采样值。SystemVerilog断言的目标之一就是为断言提供一个公共的语义，这样它们可以被用来驱动不同的设计和验证工具。许多工具，例如形式验证工具，使用基于周期的语义来评估电路描述，典型情况下这种方法依赖于一个时钟信号或者信号组来驱动电路的评估。在时钟沿之间的任何时序或事件行为都会被忽略。并发断言结合了这些时钟语义。虽然这种方法通常简化了一个电路描述的评估，然而却存在一些情况，在这些情况下基于周期的评估提供了与标准的SystemVerilog基于事件的计算不同的行为。

本章表述了这两种类型的断言。