返回介绍

12.1 简介(一般信息)

发布于 2020-09-09 22:55:50 字数 343 浏览 1096 评论 0 收藏 0

约束驱动的测试生成方法使得用户能够自动地为功能验证产生测试。随机测试比一个传统的、直接的测试方法更有效率。通过指定约束,我们可以很容易地为难于到达的边界条件产生测试。SystemVerilog允许用户以一种紧凑、明了的方式指定约束。约束接下来会被一个求解器处理,这个求解器用来产生满足约束的随机值。

典型情况下,随机约束在一个面向对象的数据抽象之上指定。它将需要被随机化的数据建模成包含随机变量和用户定义约束的对象。约束确定了可以被赋值给随机变量的有效值。对象很适合于表示复杂的集合数据类型以及诸如以太网包之类的协议。

第12.2节提供了基于对象的随机化和约束编程的概述。本章余下的部分提供了有关随机变量、约束块、以及处理它们的机制的详细信息。

如果你对这篇内容有疑问,欢迎到本站社区发帖提问 参与讨论,获取更多帮助,或者扫码二维码加入 Web 技术交流群。

扫码二维码加入Web技术交流群

发布评论

需要 登录 才能够评论, 你可以免费 注册 一个本站的账号。
列表为空,暂无数据
    我们使用 Cookies 和其他技术来定制您的体验包括您的登录状态等。通过阅读我们的 隐私政策 了解更多相关信息。 单击 接受 或继续使用网站,即表示您同意使用 Cookies 和您的相关数据。
    原文