Question

文本整数值和文本逻辑值可以是带有尺寸标识的，也可以是不带有尺寸标识的。对于值的符号、截短和向左扩展，SystemVerilog与Verilog-2001遵守相同的规则。

SystemVerilog还加入了一个使用撇号（'）作为前缀来说明无尺寸1位值的能力，此时在撇号（'）与值之间没有基限定符。无尺寸值的所有位均被设置成这个指定的位值。在一个自决的关联文中，这些文本具有1位的宽度，并且值被当作是无符号的。

'0, '1, 'X, 'x, 'Z, 'z  // 将所有位均设置成这个值

考虑一个例子：

module test;

wire  [7:0] test_signal1;
wire  [7:0] test_signal2;
wire  [7:0] test_signal3;

assign test_signal1 = '1;  // 等效于assign test_signal1 = 8'b11111111
assign test_signal2 = '0;  // 等效于assign test_signal2 = 8'b00000000
assign test_signal3 = 'x;  // 等效于assign test_signal3 = 8'bxxxxxxxx

endmodule